원본 페이지는  http://www.analog.com/library/analogDialogue/Anniversary/6.html 입니다.

혹시나 도움이 되실 분들이 있을까 싶어 포스팅 해봅니다만 부끄러우면 내릴 예정입니다. ^^;

오역이나 오류가 있다면 바로잡아 주시면 감사하겠습니다.

직역보다는 의역을 한 편이므로 이해 부탁드립니다.

=============================================================================================

Q. OPAMP는 왜 이리 많은 종류가 많나요?

Ans. 용도에 따라 중요한 특성이 다르고 그 수많은 특성들을 모두 한번에 최적화하는 것은 불가능하기 때문입니다. 예를 들어 speed, 전류 noise, 전압 noise, input offset voltage와 그 것의 변화량, bias current 와 그 것의 변화량, common-mode range등이 있습니다. 이러한 특성들 중 용도에 따라 중요한 변수가 있고 이를 기준으로 OPAMP를 선택합니다. 다른 특성들로는 출력, 발열, 공급전압, 온도, 패키지등이 있습니다. 회로의 구성과 생산방식을 이용하여 각각의 특성을 최적화 합니다.

Q. OPAMP 설계에 공통적인 점이 있나요?

Ans. 있습니다. 대부분의 전통적인 전압입력 방식의 OPAMP는 세 개의 단계로 구성됩니다. CMRR이 큰 차동입력단, 차동입력, 단일출력의 단일 pole구성의 큰 전압이득을 가지는 이득단, 최종적으로는 출력단이 있으며 이는 흔히 1의 전압이득을 가집니다.

Q. 차이점은 뭔가요?

Ans. 기본 설계에서 수많은 변형이 가능합니다. 가장 기본적인 것은 입력단의 구조입니다. 입력단의 거의 기본적인 차동회로의 구조를 가집니다만 사용되는 소자의 선택은 OPAMP의 입력 특성에 큰 영향을 미칩니다. 집적회로에서는 입력소자로 흔히 bipolar나 FET가 사용됩니다.

Bipolar를 입력소자로 사용하는 경우 저잡음, 작은 전압 offset과 그 변화를 장점을 가집니다. 중요 단점은 input bias current가 큽니다. 적당한 bandwidth를 가지는 OPAMP의 경우 50~1000nA입니다만 고속의 광대역 OPAMP의 경우 10uA까지 될 수도 있습니다.

많은 응용회로에서 OPAMP의 두 입력단으로 흐르는 bias current를 맞추기 위해 각 입력단에서 바라보는 저항의 크기를 동일하게 설계합니다.

하지만 아는 어디까지나 OPAMP의 양쪽 bias current가 잘 맞추어져 있는 경우에만 유효하며 그렇지 않다면 이러한 방법이 오차를 오히려 만들어 낼 수도 있습니다.

이렇게 높은 bias current를 10nA의 수준까지 낮추기 위해 회로 안에 bias current를 공급하는 전류 공급단을 배치하기도 합니다.

이러한 구성은 두 가지의 단점을 가지는데 전류 noise가 증가한다는 점과 외부에서 공급해야 하는 bias current가 두 입력단에 대해 같은 값으로 만들기가 어렵다는 것 입니다. 많은 경우 이러한 단점은 이 OPAMP를 이용하는 회로에서 실질적인 단점이 되지 않습니다. OP-07, 27,37이 이런 구조를 사용하며 AD707도 마찬가지 입니다. AD707은 겨우 15 µV의 offset voltage를 가지며 bias current는 ±4.0 nA입니다.

수 nA의 bias current도 문제가 되는 경우 입력소자로는 흔히 FET가 사용됩니다. 이 소자는 현재의 생산 기술에서는 많은 부분 개선되었지만 여전히 큰 noise 특성을 가집니다.  MOSFET는 상대적으로 큰 offset voltage를 가지므로 jFET이 주로 사용됩니다.

jFET을 입력소자로 가지는 경우 수십pA의 bias current특성을 가지며 AD549의 경우 60fA의 값을 가집니다. (이는 환산하면 상온에서 3 µsec에 하나의 전자만 흐르는 꼴입니다!!!)

여기서 상온이라는 말에 주목할 필요가 있습니다. jFET을 사용하는 경우 매 10°C 증가마다 약 두배의 bias current가 더 흐릅니다. 예를 들어 25°C에서 125°C로 바뀐다면 bias current는 약 1000배가 더 흐릅니다.

jFET을 사용하는 OPAMP의 경우는 제조과정에서 offset voltage를 조정할 필요가 있습니다. 최소의 offset이 꼭 온도에 대해 작은 offset 변화를 보장하는 것은 아니므로 offset과 온도에 따른 변화는 각각 조정해야 합니다. 이렇게 해도 보통 250 µV 와 5 µV/°C의 offset voltage와 온도에 따른 변화를 가집니다.

Q. OPAMP에 대해 알아야 하는 다른 점들은 무엇이 더 있을까요?

Ans. jFET OPAMP의 공통적인 문제로 위상 반전 문제가 있습니다. 이는 입력전압의 common mode가 음의 공급전압에 근접할 때 OPAMP의 두 개의 입력의 극성이 바뀌는 것을 말합니다. 이 경우 OPAMP를 사용하는 회로의 부궤환이 정궤환으로 바뀌기 때문에 전체회로가 극단의 상태에서 멈추게 되므로 OPAMP의 전원의 공급을 끊고 다시 연결해야 정상상태로 돌아올 수 있습니다. 이를 해결하기 위해서는 bipolar를 이용하는 OPAMP를 사용하거나 입력의 common mode를 어떤 식으로든 제한해야 합니다. 다행히도 이런 현상은 OPAMP에 손상을 주는 경우가 거의 없습니다.

더욱 더 심각한 형태의 latchup은 bipolar, jFET을 가리지 않고 일어나는 경우 입니다. 입력이 공급전압의 범위를 벗어난다면 OPAMP를 아예 파괴할 수도 있습니다.

이를 방지하기 위해서는 입력신호와 전원 사이에 낮은 forward voltage를 가지는 다이오드(예를 들어 Schottky diode)를 사용하거나 입력에 직렬로 저항을 달아 과도한 전류가 흐르지 않도록 하는 것이 좋습니다.

이러한 보호회로는 물론 부작용을 갖습니다. 다이오드의 누설전류는 회로의 오차를 증가시킬 수도 있으며 저항은 노이즈 특성을 열화 시킵니다. 또한 bias current가 크고 보호 저항 또한 크다면 offset voltage도 무시할 수 없을 만큼 커질 것입니다. 결국 회로의 성격을 보아 보호회로의 선택과 설계를 결정해야 합니다.